Searching PAJ

1/2 ページ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-001252

(43) Date of publication of application: 05.01.1989

(51)Int.CI.

HO1L 21/66 GO1R 31/26

GO1R 31/28

(21)Application number : 62-155523

(71) Applicant: JAPAN SYNTHETIC RUBBER CO

LTD

(22)Date of filing:

24.06.1987


(72)Inventor: YASUDA TADASHI

NAGATA MASAKI

## (54) JIG FOR SEMICONDUCTOR ELEMENT TEST

(57) Abstract:

PURPOSE: To simplify a test by obtaining an electrically conductive state through a sheetlike member of an anisotropically conductive elastomer in which conductive magnetic particles are dispersed in volumetric fraction of a specific range in silicone rubber with the electrode of a semiconductor element and electrodes of a printed circuit substrate. CONSTITUTION: A sheetlike member 4 of anisotropically conductive elastomer in which 3W15% of volumetric fraction is dispersed in silicone rubber is disposed on a printed circuit substrate 3, a positioning member 6 of a semiconductor element 5A is set on the substrate 3 or the member 4, the element 5A disposed between positioning members 6 is so disposed as to be able to be pressed toward the member 4 by a pressing plate 7 having a packing 9 having a vent hole 8 and made of an elastic material on a contact face with the element 5A to press the plate 7 to obtain an electrically conductive state of



the electrodes of the element 5A and the electrodes of the substrate through the member. Thus, the attachment and detachment of the semiconductor element can be extremely easily achieved.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]


[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]



Searching PAJ

2/2 ページ

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

	1-1
	 •
,	

19日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-1252

@Int Cl.4

識別記号

庁内整理番号

49公開 昭和64年(1989)1月5日

21/66 H 01 L G 01 R 31/26 31/28 Z-6851-5F J-7359-2G J-6912-2G

発明の数 1 審査請求 未請求 (全6頁)

図発明の名称

半導体素子試験用治具

②特 頭 昭62-155523

昭62(1987)6月24日 學出 至

田 明 安 四発 者

直 史 東京都中央区築地2丁目11番24号

日本合成ゴム株式会社

田 ⑫発 明

樹 正

東京都中央区築地2丁目11番24号 日本合成ゴム株式会社

内

日本合成ゴム株式会社 创出 願 人

東京都中央区築地2丁目11番24号

弁理士 谷 ②代 理 一人

1.発明の名称

半導体業子試験用治具

- 2.特許請求の範囲
- 半導体素子をプリント配線基板上に位置決め し、前記半導体素子の電極と前記プリント配線 基板の電極との間の電気的導通が得られるよう にする半退体素子試験用治具において、

シリコーンゴム中に導電性磁性体粒子を3% ~15%の体積分率で分散させてなる異方導電性 エラストマーのシート状部材を前記プリント配 線基板上に配置し、前記プリント配線基板また は前記シート状節材上に前記半導体素子の位置 決め用部材を設置し、前記位置決め用部材間に 配置された前記半導体素子を、通気孔を有し、 かつ半導体素子との接触面に弾性体からなるパ ッキンを有する押圧板により前記シート状郎材 に向けて押圧可能に配置し、前記押圧板による 押圧により前記半導体素子の電極と前記ブリン ト配線基板の電極とを前記シート状部材を介し て電気的に導通状態が得られるようにしたこと を特徴とする半導体素子試験用治具。

(以下、余白)

## 3.発明の詳報な説明

## 【産業上の利用分野】

本発明は、半導体素子試験用治具に関し、詳しくは、チップキャリア型あるいはフラットバック型ICもしくはしSI等の半導体素子に対してパーン・イン・テスト等の試験を行うのに好適な半導体素子試験用治具に関する。

#### 【従来の技術】

ところで、従来のこの種の試験用治具として は、例えば配線バターンを施した試験用基板上に 半導体常子搭載用のソケットを配置するようにし

### [発明が解決しようとする問題点]

本発明の目的は、上述の従来の問題点に着目し、その解決を図るべく、チップキャリア型やフラット気極を有する形態の半導体素子に対しても特殊な少ケットを用意することなくそのまま試験用基板上にもなりにおいてもならにおいてもならにおいてもならにある。

## 【問題点を解決するための手段】

たものが知られており、かかる試験用治具においては、そのソケットに I C やしら I 等の半導体素子を装着した状態でパーン・イン・テスト等が実施されるが、ここで、その試験される半導体素子がフラットパック型やチップキャリア型である場合は、特殊なソケットを用意する必要がある。

すなわち、チャプキャリア型は第5A図に示すLCC (Leadless Chip Carrier) や第5B図に示すPLCC(Plastic Leaded Chip Carrier) のように半 事体 芸子自体に電極リード端子を有しないものである。一方、フラットバック型は第5C図に示すように2辺にリード端子が設けられている50P (Small Outline Package) や第5D図に示すうに4辺にリード端子が設けられている0FP (Quad Flat Package) 等いずれもリード端子を有しているものであるが、かかるフラット 窓極が設けられているものであるが、かかるフラット 窓極が設けられているものであるではソケットへの装着もなずかしく、また正確に装着されているかどうかを確認することも容易ではない。

体素子の位置決め用部材を設置し、前記位置決め 用部材間に配置された前記半導体素子を、通気気 を有し、かつ半導体素子との接触面に弾性体の なるパッキンを有する押圧板により前記却圧板の 都材に向けて押圧可能に配置し、前記押圧板により がおいたにより前記半導体素子の電極と前記を といるようにしたことを で気的に導通状態が得られるようにしたことを で気的に導通状態が得られるようにしたことを で気的に導通状態が得られるようにしたことを であるものである。

まず本発明に適用する具方導電性エラストマーについて述べる。

異方導電性エラストマーは一般にシート状として使用され、そのシートの厚さ方向にのみ 電気的 導通が可能となるように超越が形成されたもので、本発明においては隣接する電極同士間は電気的に絶縁状態に保たれる。

かかる異方導電性エラストマーには、全属機能や炭素繊維等の導電性繊維をシートの厚さ方向に並列に埋設したものや、導電性カーボンを含有させた導電性ゴムと絶縁性ゴムとを交互に積層した

(3)

もの、あるいは 事電性磁性体粒子をエラストマー 中に均一に分散させた上その磁性体粒子を配向さ せたもの等が知られている。

これらのうち、本発明に適用可能な異方導電性 エラストマーは、 導電性磁性体粒子を均一に分散 させてこれらを配向させた形態の異方導電性エラ ストマーであって、 本発明では以下に述べるよう な仕様によって得られたものを使用する。

まず、エラストマー中に均一に分布させる場本は世世体粒子としては、例えばニッケル・コバルト・鉄等の金属粒子を挙げることができ、更深メトルらの粒子に金、銀、バラジウム等を無電源等である。またこのようななりである。またこのようななりである。またこのでは分のを囲である。その理由は、3%~15%の範囲である。その理由は、3%~5%の範囲でなく、また15%を超えると分解能である。であると電気でなく、なた絶縁の信頼性が低でする。ここで、分解能のをどっチンとないない。

きる.

なお、上述の導電性繊維を埋設した異方導電性エラストマーは疑惑しの使用によって繊維が折れ曲がり易く、耐久性に問題がある。また、導電性カーボンを含有させた導電性ゴムと絶縁性ゴムとを交互に積層した異方導電性エラストマーは電気的抵抗が大きいので、本発明の使用には適しない。

また、本発明に用いられるブリント配線基板は、半導体素子の電極に合わせたバターン状電板(以下、「試験電極部」という)を有するもので、更に外部との電気的接続を図るための配線が試験電極部よりなされているものである。

更に、本発明に用いられる押圧板は、半導体素子が通電により発生する然を放熱するための通気 孔を有し、かつ半導体素子との接触面に弾性体か らなるパッキンを有するものである。

#### [実版例]

以下に、本発明の実施例を具体的に説明する。

の逆数で与えられる数値である。

異方導電性エラストマーに用いるエラストマーには耐熱性に優れたシリコーンゴムが使用されるが、上述したような導電性旺性体粒子を含む異方導電性エラストマーを製造するにあたっては下記のような方法を挙げることができる。

第1 図および第2 図は本発明をチップキャリア型半導体素子に適用した 2 実施例である。第1 図または第2 図において、1 は治具の土台を経録したとでは独立された地ではから、2 はフレーム 1 としては独然伝統を接続、例である。フレーム 1 としてはは然には対対である。 フレーム 1 としてはないが、一般的に使用されるものではないが、一般的に使用されるを挙したのが、できる。また、記録を図はとこののとはないできる。 はいの 2 は と 置の は と 置の に は と 置の に ば が ラスエボキシ 樹脂・ポリィミド 樹脂等で 構成することができる。

ブリント配線基板3もまた絶縁スペーサ2と同様にガラスエポキシ樹脂やポリイミド樹脂等で形成することができるが、ブリント配線基板3上の電極(不図示)としては、この上に配設される異方導電性エラストマーのシート状部材(以下、早に「異方導電性部材」という)4との後触抵抗の

(4)

低波を図る点、 ならびに耐熱性を考定して、 金メ ッキを応したものが望ましい。

プリント配線 芸板 3 の上には異方導電性部材 4 を配置する。ここで、第1図に示すようにプリン ト配線基板 3 上全面に暴力速電性部材 4 を厳層し てもよいし、あるいは第2図に示すように半導体 素子(IC)5Aをセットする郎分にだけ異方導電性 郎材4を収置するようにしてもよい。なお、第1 図の場合は半導体素子 5 A 間に半導体素子 5 A の 位置決めが容易なように固定スペーサ6が設けら れるが、第2図の場合は異方導電性部材4間にも 半導体素子5Aの位置決め用に固定スペーサ6A が配設される。また、半導体素子 5 A 間に設けら れるスペーサ6の厚さとしては、半線体表子5A の着脱が容易かつ確実に実施されるように半退体 条子の厚さに対して好ましくは25%以上かつ10B %未満、特に好ましくは40%以上かつ75%未満で ある。

7 は上述のようにしてセットされた半導体素子 5 A の上からこれらを押圧するための押圧板であ

素子5Aに対しても好適な試験用治具を提供する ことができる。

第3図および至4図は本発明をフラットバック型半導体素子5Bに適用した2 実施例を示す。本例の場合は、そのリード端子10を押圧板7で押圧するために、押圧板7には脚部7Aを設ける。第4図のの場合は、分割して設けられた異方導電性部材4に向けて押圧する。第4図の例と同様に、異方導電性部材4の間にもスペーサ6Aを配設する。

#### 【発明の効果】

本発明によれば、半導体素子をブリント配線基板上にセットするのに半導体素子搭載用のソケットを設ける必要がなく、半導体素子をブリント配線基板上に直接セットすればよく、その装着および取外しが極めて容易に行えるのみならず、極めて微細なピッチの端子電極を有するチップキャリア型およびフラットバック型半導体素子に対して

り、耐熱性に優れたガラスエボキシ街路。金属等で構成することができ、該押圧板の厚さは5~15mm程度が望ましい。また、押圧板7には個々の半導体素子5Aからの通気孔8によって半導体素子5Aからの熱が放散され易いようにする。更に、本例では押圧板7の通気孔8周辺の下面側に、手導体素子5Aを切っために、耐熱性の優れたファキン9を設ける。これらパッキン9により半導体素子5Aと異方導電性部材4との間の接触状態が良好に保たれるようになる。

このように構成した半導体素子試験用治具においては、押圧板でにより半導体素子 5 A を異方導電性部材 4 に向けて圧接するだけで、半導体素子 5 A の電極とブリント記線基板 3 の電極との間の電気的導通が異方 3 電性部材の厚さ方向に形成された導電路を介して得られ、しかもその導電路の形成されるピッチが著しく微細なので、細かいピッチでリード端子が形成されているような半導体

も信頼度の高い電気的導通試験を簡単に実施することができ、以てパーン・イン・テスト等に好適な半導体素子試験用治具を提供することができ


#### 4. 図面の簡単な説明

第1図および第2図はチップキャリア型半導体 素子に適用した本発明の半導体素子試験用治具の 構成の2実施例をそれぞれ模式的に示す断面図、

第3図および第4図はフラットバック型半導体 素子に適用した本発明の半導体素子試験用治具の 構成の2実施例をそれぞれ模式的に示す断面図、

第5 A 図~第5 D 図は通常のチップキャリア型 およびフラットバック型半導体素子の各種形態を それぞれ示す斜視図である。

- 1ーフレーム、
- 2 …絶録スペーサ、
- 3 … ブリント配紋基板、
- 4 … 異方導電性部材、
- 5 A ···チップキャリア型半導体素子、



(5)

5 B -- フラットバック型半導体素子、

6 . 6 A … 固定スペーサ、


7 -- 押圧板、

7 A -- 脚部、

8 … 通気孔、

9 -- パッキン、

10…リード端子。



7 5A 7 押を扱 7 1 押を扱 9 1/5・1キン 6A 固定スペーサ 6A 固定スペーサ 6A 固定スペーサ 7 11ント配線基板




图 3 图

図

规

怒

N

恕

